Der Entwurf integrierter Schaltungen (auch: Chipentwicklung, Chipdesign oder Chipentwurf; im Englischen auch IC-Design) bezeichnet in der Mikroelektronik den Prozess der Entwicklung eines Mikrochips von der ersten Idee über die Spezifikation und Umsetzung in einen Schaltplan und ein Layout bis zum gefertigten Schaltkreis sowie sämtliche Verifikationsschritte. Alle Stufen der Entwicklung werden heutzutage Computergestützt mittels Electronic Design Automation (EDA-Software) abgedeckt.

Entwurfsmethoden

Die Probleme aufgrund zunehmender Komplexität sowie der Kosten- und Zeitdruck haben zur Entwicklung unterschiedlicher Methodiken des Chipentwurfs geführt. Allen Methoden gemein ist, dass Masken für die Fotolithografie verwendet werden, mit denen eine Fertigung in der Halbleitertechnik möglich ist. Die Unterschiede der Methoden bestehen im Entwicklungsaufwand und in der Entwurfsflexibilität.

Die Bezeichnung der Methodik hängt oftmals eng mit dem gewünschten Produkt zusammen und lässt sich folgendermaßen einordnen:

  • Entwurf als Standardschaltung
    • Fest verdrahteter Vollentwurf. Dieses ist die klassische Methode, die alle Möglichkeiten der Halbleitertechnik bietet, inklusive analoger Schaltungen. Hiermit werden vor allem Massenprodukte hergestellt, wie z. B. Mikroprozessoren, RAM-Bausteine und Produkte mit besonderen Anforderungen z. B. Analog-Digital-Umsetzer, Bausteine der Automobilelektronik.
    • Maskenprogrammierung. Die Funktion ist mit einer Entwurfsmethodik wie oben festgelegt, jedoch können die Inhalte für integrierte Speicher durch Änderung der Fotomasken nur des letzten Fertigungsschrittes festgelegt (verdrahtet) werden. Beispiele: ROM, Mikrocontroller.
    • Anwendungsspezifische Programmierung. Auf Basis eines Standardbauteils können darin vorhandene logische Grundelemente durch nachträgliche Programmierung verbunden werden, ohne dass erneut lithografische Masken benötigt werden. Beispiele: PROM, PLD, PLA, FPGA.
  • Entwurf als anwendungsspezifische integrierte Schaltung (ASIC). Wird für hochspezialisierte Bausteine in meist kleineren Stückzahlen verwendet.

Full-Custom-Entwurf

Die Entwicklung des Chips oder der integrierten Schaltung erfolgt nicht mit vorgefertigten Zellen oder Schaltungsteilen, sondern individuell an die Anforderungen der zu entwerfenden Schaltung angepasst. Grundsätzlich unterscheidet man analoge und digitale Schaltungen. Im Bereich der analogen Schaltungstechnik verwendet man fast ausschließlich den Full-Custom-Entwurf. Man hat die Möglichkeit, jeden einzelnen Transistor so zu verschalten und zu dimensionieren, wie es für die Funktion der Schaltung nötig ist. Im Bereich der digitalen Schaltungstechnik wird häufig der Semi-Custom-Entwurf verwendet. Dieser schränkt jedoch den Entwurf meist stark ein, da dabei im Wesentlichen statische Logik Verwendung findet. Möchte man hingegen andere Logiktechniken wie beispielsweise dynamische Logik verwenden, so greift man auf den flexibleren Full-Custom-Entwurf zurück.

Der Full-Custom-Entwurf ist wesentlich zeitaufwendiger, da er nicht so stark automatisiert ist wie der Semi-Custom-Entwurf. Er bietet jedoch die Möglichkeit, die Schaltung bezüglich der Leistungsaufnahme, der Geschwindigkeit und der benötigten Chipfläche zu optimieren. Durch die großen Freiheiten beim Entwurf sowie bei der Ausführung des Layouts ist enormes Optimierungspotential vorhanden.

Für den Full-Custom-Entwurf werden dem Entwickler vom Halbleiterhersteller sogenannte Design Kits zur Verfügung gestellt. Dies sind Software-Bibliotheken für das jeweils verwendete Design-Tool, welche dem Entwickler eine Anzahl primitiver Bauteile (Transistoren, Widerstände etc.) mit den dazugehörigen, aus Messdaten gefertigter Schaltungen gewonnenen, Softwaremodellen für die Schaltungssimulation bieten.

Das Layout eines Full-Custom-Entwurfs wird manuell generiert. Dabei kann der Entwickler die Geometrien der einzelnen Transistoren und der Metallleitungen bestimmen und optimieren. Dabei müssen Einschränkungen der Fertigung in Form von geometrischen und elektrischen Regeln (Design Rules) eingehalten werden.

Semi-Custom-Entwurf

Beim Semi-Custom-Entwurf sind die Freiheiten des Entwicklers weiter eingeschränkt. Dadurch wird der Entwicklungsprozess jedoch einfacher, da vermehrt auf vorgefertigte Elemente zurückgegriffen wird.

Etwas an Bedeutung verloren haben die Gate-Arrays oder Sea-Of-Gates. Bei beiden handelt es sich um halbfertige Bausteine, bei denen die Transistoren bereits platziert sind. Die logischen Elemente entstehen durch Festlegung der Verdrahtungsebenen (Metalllagen) nur mit den dafür zuständigen Fotomasken. Dadurch können prinzipiell Kosten gespart werden. Der Entwurfsprozess ist jedoch eingeschränkt durch begrenzten Raum für Verdrahtung. Insbesondere bei den Gate-Arrays sind im Gegensatz zu Sea-of-Gates nur bestimmte Gebiete (Verdrahtungskanäle) für Verbindungen zugelassen. Weiterhin sind die Treiberstärken der Gatter nicht variabel genug. Die daraus resultierenden Nachteile sind: Hoher Stromverbrauch sowie geringe Funktionsdichte und daraus resultierend hohe Stückkosten.

Verbreitet ist der Entwurf mit Standardzellen. Standardzellen sind vorentworfene Elemente vom einfachen Gatter über Flipflops bis hin zu RAM oder Prozessoren. Auch analoge Blöcke wie Analog-digital-Umsetzer sind möglich. Die Zellen können frei im Layout platziert werden, haben aber bekannte elektrische und geometrische Parameter. Diese Parameter sind in sog. Bibliotheken abgelegt und werden von den Entwicklungswerkzeugen abgerufen. Im Layout wird die Schaltung durch grafisches Aneinanderreihen und Verbinden der Standardzellen erzeugt. Dadurch wird der Entwicklungsprozess gegenüber dem Full-Custom-Entwurf deutlich einfacher, weil ein Großteil der Schaltungssimulation auf logischer Ebene gemacht werden kann. Bei hohen Stückzahlen (> 100.000) ist der Semi-Custom-Entwurf der beste Kompromiss zwischen der Effektivität des Chipentwurfs und Kosten/Qualität des resultierenden Bausteins.

Bei geringeren Stückzahlen, komplexen Funktionen sowie für Prototypen und Testzwecke bieten sich FPGAs an. Die Entwurfsmethodik hat sich mit steigender Komplexität immer mehr der des Semi-Custom-Entwurfs angenähert. Im Gegensatz dazu sind die logischen Elemente beim FPGA bereits auf dem Chip vorhanden und werden lediglich durch vorübergehendes oder dauerhaftes Programmieren (Brennen) verbunden. Verwendet werden vorproduzierte integrierte Schaltkreise, die als Standardschaltung entworfen wurden. Eine wesentliche Ersparnis an Zeit und Kosten resultiert daher, dass die entworfene Funktion „im Feld“, d. h. in wenigen Minuten beim Anwender auf den Baustein aufgebracht werden kann. Nachteilig sind jedoch die teilweise sehr hohen Kosten, großen Bauformen und der Stromverbrauch dieser Bausteine.

Entwurfsprozess („Designflow“)

Alle komplexen digitalen integrierten Schaltungen werden grob nach folgendem Schema entwickelt, das sich stark auf Werkzeuge zur Entwurfsautomatisierung abstützt:

  1. Spezifikation (Festlegung der Funktion in Worten und Bildern)
  2. Beschreibung und Validierung auf Verhaltensebene (Eingabe und Simulation beispielsweise in C/C++ oder MATLAB)
  3. Beschreibung und Validierung auf RTL-Ebene (Eingabe und Simulation in einer Hardwarebeschreibungssprache, siehe unten)
  4. Synthese (Erzeugung von Gattern aus der RTL-Beschreibung)
  5. Validierung auf Gatterebene (Simulation oder formale Verifikation)

Kern des modernen Entwurfsprozess ist die Beschreibung der Funktion auf einer höheren Abstraktionsebene, die RTL (Register Transfer Level) genannt wird. Hier können komplexe Funktionen in einer Hardwarebeschreibungssprache (ähnlich einer Programmiersprache) (z. B. Addition, Multiplikation) eingegeben und die Gesamtfunktion der eingegebenen RTL-Beschreibung am Computer simuliert werden. Als Hardwarebeschreibungssprachen kommen meist VHDL oder Verilog zum Einsatz. Eine grafische Eingabe des Schaltplans auf RTL- oder Gatterebene ist möglich, aber für größere Schaltungen meist nicht praktikabel.

Die RTL-Beschreibung wird dann mit einem Synthesewerkzeug, das ähnlich wie ein Compiler arbeitet, in eine Gatterbeschreibung, die sogenannte Netzliste umgesetzt. Diese Netzliste kann zur Kontrolle des Ergebnisses erneut simuliert werden, da sie in der Regel dieselbe VHDL- oder Verilog-Syntax verwendet.

Die Synthese auf Verhaltensebene und die Validierung auf Spezifikationsebene sind im Gegensatz dazu derzeit (2006) im Allgemeinen nicht automatisiert.

Zur Vorbereitung der Fertigung sind weiterhin folgende Schritte nötig:

  • Layoutsynthese (beginnend mit der Partitionierung und dem Floorplanning, Erstellen einer detaillierten geometrischen Anordnung der Zellen und Verbindungen, das sog. Maskenlayout)
  • statische Timing-Analyse (STA)
  • Layoutverifikation – Überprüfung der elektrischen Designregeln (ERC), der geometrischen und sonstigen Designregeln (DRC) sowie Netzlistenvergleich (LVS)
  • Tape-Out (Abgabe bei der Fertigung)

Bei FPGAs wird das Layout nicht (wie bei Semi- oder Full-Custom-Entwürfen) zur Herstellung von Fotomasken, sondern zur Erzeugung der Programmierung der Verbindungen verwendet. Die Schritte für Design Rule Check (DRC) und Tape-Out entfallen damit.

Die Taktfrequenz ist begrenzt durch die Addition der Signallaufzeiten durch die Schaltelemente und der Verdrahtung. Werden moderne VLSI-Fertigungsprozesse mit Strukturgrößen von 130 nm (deep submicron) oder kleiner verwendet, steigt der Einfluss der Verbindungen auf die Signallaufzeiten. Dies wirkt sich reduzierend auf die erreichbare Taktfrequenz aus, mit welcher der Baustein korrekt arbeiten kann. Die Ergebnisse des Layouts koppeln also auf die Funktion zurück, was zwar berechenbar ist, aber bei Ziel-Verfehlung dennoch weitere Design-Zyklen nötig macht.

Die Laufzeiten der Gatter und der Verdrahtung werden mittels „statischer Timing-Analyse“ addiert und dargestellt. Dabei wird der kritische Pfad ermittelt. Dieser stellt den längst möglichen Weg dar, den ein Signal während einer Taktperiode in der Schaltung nehmen kann und legt damit die maximale Arbeitsfrequenz der gesamten Schaltung fest. Dabei sind Fertigungstoleranzen und Temperatureffekte zu berücksichtigen. Heutige Designs skalieren die Taktraten im System mit zunehmendem Abstand vom Kern herunter oder/und spalten den Halbleiter in einzelne logische Recheneinheiten auf, die dann ihre Operationen nur in einem verhältnismäßig kleinen Bereich aber mit hoher Frequenz und synchron durchführen.

Die fertigen Geometriedaten werden an die Fertigung übergeben, wo sie zur Herstellung der fotografischen Masken verwendet werden. Der Vorgang wird als Tape-Out bezeichnet, weil dafür früher Magnetbänder (tapes) verwendet wurden. Die Einhaltung aller Designregeln ist wichtig, damit die Ausbeute (yield) an funktionsfähigen Bauteilen in der Fabrik möglichst hoch ist.

Geschichte

Der Entwurf Integrierter Schaltungen entstand um 1980 als eigenständige wissenschaftliche Disziplin. Der zunehmende Integrationsgrad erforderte die Abnabelung von der bisherigen Technologie, da wegen der – gemäß Moore’s Gesetz – rasch zunehmenden Anzahl von Transistoren auf einem Mikrochip der VLSI-Entwurf nicht mehr nebenher erledigt werden konnte. In Deutschland wurde diese Disziplin durch das E.I.S.-Projekt in die Hochschul-Kurrikula eingeführt, um dem Mangel von Mikroelektronik-Designern am Arbeitsmarkt zu begegnen. Das damals vom Bundesministerium für Bildung und Forschung (BMFT) geförderte E.I.S.-Projekt, ein Vorläufer der von Kommission der Europäischen Union geförderten EUROCHIP-Infrastruktur, war Deutschlands Antwort und Teilhabe an der sogenannten „Mead & Conway“-Bewegung (und das VLSI Project durch DARPA), die auch die EDA-Industrie mitbegründet hat. Die „Mead & Conway“-Bewegung wurde um 1980 ausgelöst durch Carver Mead vom California Institute of Technology und Lynn Conway, damals Chefin des VLSI-Labors im Forschungszentrum Xerox PARC (Palo Alto Research Center). Das Fachbuch Introduction to VLSI Systems gilt als Quantensprung für die zukünftige Lehre und Entwicklung in der Mikroelektronik.

Hersteller & Markt

Zu den größten EDA-Software Herstellern gehören die Unternehmen Cadence, Siemens EDA (Mentor) und Synopsys. Die beiden größten Hersteller konfigurierbarer Logik (FPGAs) sind Xilinx (akquiriert von AMD) und Altera (akquiriert von Intel).

Organisationen & Verbände

Literatur

Skripte

Lehr- und Fachbücher

  • R. Jacob Baker: CMOS Circuit Design, Layout, and Simulation (= IEEE Press series on microelectronic systems. Band 22). 4. Auflage. IEEE Press, Piscataway, NJ 2019, ISBN 978-1-119-48151-5 (englisch).
  • Anatoly Belous, Vitali Saladukha: The Art and Science of Microelectronic Circuit Design. Springer International Publishing, Cham 2022, ISBN 978-3-03089853-3, doi:10.1007/978-3-030-89854-0 (englisch).
  • Ralf Gessler: Entwicklung Eingebetteter Systeme: Vergleich von Entwicklungsprozessen für FPGA- und Mikroprozessor-Systeme Entwurf auf Systemebene. Springer Fachmedien Wiesbaden, Wiesbaden 2020, ISBN 978-3-658-30548-2, doi:10.1007/978-3-658-30549-9.
  • Holger Göbel: Einführung in die Halbleiter-Schaltungstechnik. Springer Berlin Heidelberg, Berlin, Heidelberg 2019, ISBN 978-3-662-56562-9, doi:10.1007/978-3-662-56563-6.
  • Paul R. Gray, Paul J. Hurst, Stephen H. Lewis, Robert G. Meyer: Analysis and Design of Analog Integrated Circuits. 5. Auflage. Wiley, New York 2009, ISBN 978-0-470-24599-6 (englisch).
  • B. Holdsworth, R. C. Woods: Digital Logic Design. 4. Auflage. Newnes, Oxford; Boston 2002, ISBN 978-0-7506-4582-9 (englisch).
  • Brock J. LaMeres: Introduction to Logic Circuits & Logic Design with VHDL. Springer International Publishing, Cham 2019, ISBN 978-3-03012488-5, doi:10.1007/978-3-030-12489-2 (englisch).
  • Brock J. LaMeres: Introduction to Logic Circuits & Logic Design with Verilog. Springer International Publishing, Cham 2019, ISBN 978-3-03013604-8, doi:10.1007/978-3-030-13605-5 (englisch).
  • Jens Lienig: Layoutsynthese elektronischer Schaltungen. Springer Berlin Heidelberg, Berlin, Heidelberg 2016, ISBN 978-3-662-49814-9, doi:10.1007/978-3-662-49815-6.
  • Leonhard Stiny: Aktive elektronische Bauelemente: Aufbau, Struktur, Wirkungsweise, Eigenschaften und praktischer Einsatz diskreter und integrierter Halbleiter-Bauteile. Springer Fachmedien Wiesbaden, Wiesbaden 2019, ISBN 978-3-658-24751-5, doi:10.1007/978-3-658-24752-2.
  • Ulrich Tietze, Christoph Schenk, Eberhard Gamm: Halbleiter-Schaltungstechnik. 16., erweiterte und aktualisierte Auflage. Springer Vieweg, Berlin [Heidelberg] 2019, ISBN 978-3-662-48553-8 (tietze-schenk.de).
  • Neil H. E. Weste, David Money Harris: CMOS VLSI Design: A Circuits and Systems Perspective. 4. Auflage. Addison-Wesley (Pearson), Boston 2011, ISBN 978-0-321-54774-3 (englisch, cmosvlsi.com).

Historisch

  • Peter Marwedel: Synthese und Simulation von VLSI-Systemen. Hanser Fachbuchverlag, 1993, ISBN 978-3-446-16146-7.
  • Carver Mead, Lynn Conway: Introduction to VLSI Systems. Addison-Wesley, 1979, ISBN 0-201-04358-0 (englisch, archive.org).
  • Jean P. Mermet (Hrsg.): Fundamentals and Standards in Hardware Description Languages. Springer Netherlands, Dordrecht 1993, ISBN 978-94-010-4846-0, doi:10.1007/978-94-011-1914-6 (englisch, google.de).
  • Franz J. Rammig: Systematischer Entwurf digitaler Systeme. Vieweg+Teubner, Stuttgart 1989, ISBN 978-3-519-02265-7.
  • Steven M. Rubin: Computer Aids for VLSI Design (= The VLSI Systems Series). Addison-Wesley, 1987, ISBN 0-201-05824-3 (englisch, rulabinsky.com).
  • Michael J. S. Smith: Application-Specific Integrated Circuits. Addison-Wesley, 1997, ISBN 0-201-50022-1 (englisch, archive.org).

Einzelnachweise

  1. ↑ Jens Lienig: Layoutsynthese elektronischer Schaltungen. Springer Berlin Heidelberg, Berlin, Heidelberg 2016, ISBN 978-3-662-49814-9, doi:10.1007/978-3-662-49815-6 (springer.com [abgerufen am 16. Dezember 2022]).
  2. ↑ Winfried Gehrke, Marco Winzker, Klaus Urbanski, Roland Woitowitz: Realisierung digitaler Systeme. In: Digitaltechnik. Springer Berlin Heidelberg, Berlin, Heidelberg 2016, ISBN 978-3-662-49730-2, S. 203–224, doi:10.1007/978-3-662-49731-9_7 (springer.com [abgerufen am 22. Dezember 2022]).
  3. ↑ Carver Mead, Lynn Conway: Introduction to VLSI Systems. Addison-Wesley, Reading, Mass. 1980, ISBN 0-201-04358-0.
This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.