Intel Xeon (Broadwell)

Die Intel-Xeon-Serie auf Basis der Intel-Broadwell-Mikroarchitektur ist eine Familie von 64-Bit-Mikroprozessoren für Server und Workstations von Intel. Diese Mehrkernprozessoren mit zwei bis 24 Kernen stellen die Nachfolger der Core-basierten Xeon-Prozessoren dar.

<<   Intel Xeon   >>
Produktion: seit 2015
Produzent: Intel
Prozessortakt: 1,6 GHz bis 3,5 GHz
QPI-Takt: 4,8 GT/s bis 9,6 GT/s
L3-Cachegröße: 6 MiB bis 55 MiB
Befehlssatz: x86/Intel 64 (AMD64)
Mikroarchitektur: Intel-Broadwell-Mikroarchitektur
Sockel: Sockel 2011-3, Sockel 1150
Name des Prozessorkerns: Broadwell-EX

Es werden drei sehr unterschiedliche CPU-Familien hergestellt:

  • Xeon D für Mikroserver mit integrierter Peripherie (SoC oder System-on-a-Chip), vier bis 16 Cores, 1,5 MB 3rd Level Cache je Core, zwei DDR4-Kanäle
  • Xeon E3 für Einprozessorsysteme mit integrierter Prozessorgrafik, vier Cores, 1,5 MB 3rd Level Cache je Core, zwei DDR4-RAM-Kanäle
  • Xeon E5- und E7 für NUMA-Mehrprozessorsysteme mit QPI-Verbindungen, vier bis 22 Cores, 2,5 MB 3rd Level Cache je Core, vier DDR4-RAM-Kanäle

Die Xeons der Broadwell-Generation unterstützen nun DDR4-Speichermodule auf vier Speicherkanälen. Ein Prozessor kann damit in bis zu zwölf DIMM-Steckplätzen (abhängig von der Größe der verfügbaren Module) bis zu 1536 GByte Arbeitsspeicher unterstützen.

  • Der Xeon D-Chip (4 bis 8 Cores) hat eine Größe von 14,76 mm × 10,85 mm – 160,24 mm²

Die E5 und E7-Varianten werden auch Broadwell-EP/EX genannt. Der Chip wird in drei Varianten gefertigt:

  • "LCC": Low Core Count, 16,2 mm × 15,2 mm – 246,24 mm² – 3,2 Mrd. Transistoren – 10 Kerne
  • "MCC": Mid Core Count, 16,2 mm × 18,9 mm – 306,18 mm² – 4,7 Mrd. Transistoren – 15 Kerne
  • "HCC": High Core Count, 18,1 mm × 25,2 mm – 456,12 mm² – 7,2 Mrd. Transistoren – 24 Kerne

Broadwell-EP/EX HCC
Bild von Intel
Link zum Bild
(Bitte Urheberrechte beachten)

Die verkauften Varianten entstehen durch Test und Selektion; damit der Ausschuss in der Fertigung nicht zu hoch ist, müssen nicht alle Kerne funktionsfähig sein und werden gegebenenfalls abgeschaltet. Die Kerne sind mit bidirektionalen Ring-Bussen untereinander und mit dem 3rd-Level-Cache-Arbeitsspeichersystem verbunden. Im Kernbereich befinden sich 256 kB 2nd-Level- und 32 kB 1st-Level-Cachespeicher, Außerhalb der Kerne befinden sich 2,5 MB je Kern im 3rd-Level-Cachespeicher, sowie die Controller für QPI-Ports, DDR-RAM und PCI E 3.0

This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.